

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年 3月26日

出 願 番 号 Application Number:

特願2003-086569

[ST. 10/C]:

[JP2003-086569]


出 願 人
Applicant(s):

NECエレクトロニクス株式会社

2004年 2月10日

特許庁長官 Commissioner, Japan Patent Office





【書類名】

特許願

【整理番号】

73420026

【提出日】

平成15年 3月26日

【あて先】

特許庁長官殿

【国際特許分類】

G09G 03/20

G09G 03/621

【発明者】

【住所又は居所】

神奈川県川崎市中原区下沼部1753番地 NECエレ

クトロニクス株式会社内

【氏名】

能勢 崇

【特許出願人】

【識別番号】

302062931

【氏名又は名称】 NECエレクトロニクス株式会社

【代理人】

【識別番号】

100099830

【弁理士】

【氏名又は名称】

西村 征生

【電話番号】

048-825-8201

【手数料の表示】

【予納台帳番号】

038106

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 0216892

【プルーフの要否】

要



【書類名】 明細書

【発明の名称】 画像表示装置、該画像表示装置に用いられる信号線駆動回路及び駆動方法

【特許請求の範囲】

【請求項1】 該当する階調画素データ又は黒データに応じた電圧が印加される複数行の信号線、走査信号が印加される複数列の走査線、及び前記各信号線と前記各走査線との交差箇所に設けられた複数の画素を有する表示パネルを備え、前記各画素は、印加された当該の前記階調画素データ又は黒データに応じた電圧を次の階調画素データ又は黒データに応じた電圧が印加されるまで保持する表示素子を有する画像表示装置であって、

前記表示パネルは、

前記各走査線のうちの1つの走査線に前記走査信号が印加されたときに前記階 調画素データ又は黒データに応じた電圧が前記表示素子に印加される複数の第1 の画素、及び前記各走査線のうちの連続する2つの走査線に前記走査信号が印加 されたときに前記階調画素データ又は黒データに応じた電圧が前記表示素子に印 加される複数の第2の画素を有し、前記各第1の画素と前記各第2の画素とが行 方向に1つずつ又は複数連続して交互に配置されると共に、列方向に1つずつ交 互に配置されてなる構成とされ、

前記各走査線のうちの連続する2つの走査線を選択する第1の選択期間、及び 前記連続する2つの走査線のうちの前の走査線のみを選択する第2の選択期間が 設定され、前記第1又は第2の選択期間に前記各走査線を順次選択し、かつ、前 記各走査線に対して、1フレーム期間中に階調画素データ書き込み用の走査信号 を印加する第1の順次走査、及び該第1の順次走査で選択されている走査線から 所定ライン離れた走査線に黒データ書き込み用の第2の順次走査を行う走査線駆 動回路と、

画像データに基づいて1つ又は複数の前記信号線毎に前記階調画素データに応じた電圧と黒データに応じた電圧とを前記第1又は第2の選択期間毎に交互に出力し、かつ、連続する2選択期間毎に前記階調画素データに応じた電圧と黒データに応じた電圧とを極性及び順序を反転して出力する信号線駆動回路とが設けら



れていることを特徴とする画像表示装置。

【請求項2】 前記信号線駆動回路は、

前記複数行の信号線の数の半数のラッチ回路を有し、前記画像データが前記ラッチ回路と同数に分離されて生成された画素データを蓄積するラッチ部と、

前記複数行の信号線の数の半数のデジタル/アナログコンバータを有し、前記画素データを前記表示パネルの特性に合わせてデジタル/アナログ変換して正極性又は負極性の前記階調画素データを生成するデジタル/アナログコンバータ部と、

前記黒データに応じた電圧を生成する黒電圧生成部と、


前記複数行の信号線の数の半数の出力アンプを有し、正極性又は負極性の前記 階調画素データを前記出力アンプを介して前記複数行の信号線のうちの該当する 信号線に送出すると共に、正極性又は負極性の前記黒データに応じた電圧を該当 する他の信号線に送出する出力バッファ部とが設けられていることを特徴とする 請求項1記載の画像表示装置。

【請求項3】 前記表示パネルは、

前記複数列の走査線のうちの最終列の走査線の次に設けられた1つの付加走査線、該付加走査線を含む各走査線のうちの1つの走査線に前記走査信号が印加されたときに前記階調画素データ又は黒データに応じた電圧が前記表示素子に印加される複数の第1の画素、及び前記付加走査線を含む各走査線のうちの連続する2つの走査線に前記走査信号が印加されたときに前記階調画素データ又は黒データに応じた電圧が前記表示素子に印加される複数の第2の画素を有し、前記各第1の画素と前記各第2の画素とが行方向に1つずつ又は複数連続して交互に配置されると共に、列方向に1つずつ交互に配置されてなる構成とされ、

前記走査線駆動回路は、

前記付加走査線を含む各走査線のうちの連続する2つの走査線を選択する第1 の選択期間、及び前記連続する2つの走査線のうちの前の走査線のみを選択する 第2の選択期間が設定され、前記第1又は第2の選択期間に前記付加走査線を含 む各走査線を順次選択し、かつ、前記付加走査線を含む各走査線に対して、1フ レーム期間中に階調画素データ書き込み用の走査信号を印加する第1の順次走査



【請求項4】 前記第1又は第2の画素は、

前記走査信号に基づいてオン/オフ制御され、オン状態になったときに前記表示素子に前記階調画素データ又は黒データに応じた電圧を供給する薄膜トランジスタを備え、

前記表示素子は、


供給された前記階調画素データ又は黒データに応じた電圧を保持する保持容量 と、

該保持容量の2個の対向する電極の間に保持された液晶とから構成されている ことを特徴とする請求項1又は3記載の画像表示装置。

【請求項5】 該当する階調画素データ又は黒データに応じた電圧が印加される複数行の信号線、走査信号が印加される複数列の走査線、及び前記各信号線と前記各走査線との交差箇所に設けられた複数の画素を有する表示パネルを備え、前記各画素は、当該の前記階調画素データ又は黒データに応じた電圧が印加されてから次の階調画素データ又は黒データに応じた電圧が印加されるまで保持する表示素子を有し、前記各走査線のうちの1つの走査線に前記走査信号が印加されたときに前記階調画素データ又は黒データに応じた電圧が前記表示素子に印加される複数の第1の画素、及び前記各走査線のうちの連続する2つの走査線に前記走査信号が印加されたときに前記階調画素データ又は黒データに応じた電圧が前記表示素子に印加される複数の第2の画素を有し、前記各第1の画素と前記各第2の画素とが行方向に1つずつ又は複数連続して交互に配置されると共に、列方向に1つずつ交互に配置されてなる表示パネルを有する画像表示装置に用いられ、

前記複数行の信号線の数の半数のラッチ回路を有し、前記画像データが前記ラッチ回路と同数に分離されて生成された画素データを蓄積するラッチ部と、

前記複数行の信号線の数の半数のデジタル/アナログコンバータを有し、前記画素データを前記表示パネルの特性に合わせてデジタル/アナログ変換して正極



前記黒データに対応した電圧を生成する黒電圧生成部と、

前記複数行の信号線の数の半数の出力アンプを有し、正極性又は負極性の前記 階調画素データを前記出力アンプを介して前記複数行の信号線のうちの該当する 信号線に送出すると共に、正極性又は負極性の前記黒データに対応した電圧を該 当する他の信号線に送出する出力バッファ部とが設けられていることを特徴とす る信号線駆動回路。

【請求項6】 該当する階調画素データ又は黒データに応じた電圧が印加される複数行の信号線、走査信号が印加される複数列の走査線、及び前記各信号線と前記各走査線との交差箇所に設けられた複数の画素を有する表示パネルを備え、前記各画素は、印加された当該の前記階調画素データ又は黒データに応じた電圧を次の階調画素データ又は黒データに応じた電圧が印加されるまで保持する表示素子を有する画像表示装置に用いられ、前記各走査線及び信号線を駆動する駆動方法であって、

前記表示パネルに、前記各走査線のうちの1つの走査線に前記走査信号が印加されたときに前記階調画素データ又は黒データに応じた電圧が前記表示素子に印加される複数の第1の画素、及び前記各走査線のうちの連続する2つの走査線に前記走査信号が印加されたときに前記階調画素データ又は黒データに応じた電圧が前記表示素子に印加される複数の第2の画素を設け、前記各第1の画素と前記各第2の画素とを行方向に1つずつ又は複数連続して交互に配置すると共に、列方向に1つずつ交互に配置して構成しておき、

前記各走査線のうちの連続する2つの走査線を選択する第1の選択期間、及び 前記連続する2つの走査線のうちの前の走査線のみを選択する第2の選択期間を 設定し、前記第1又は第2の選択期間に前記各走査線を順次選択し、かつ、前記 各走査線に対して、1フレーム期間中に階調画素データ書き込み用の走査信号を 印加する第1の順次走査、及び該第1の順次走査で選択されている走査線から所 定ライン離れた走査線に黒データ書き込み用の第2の順次走査を行い、

画像データに基づいて1つ又は複数の前記信号線毎に前記階調画素データに応

じた電圧と黒データに応じた電圧とを前記第1又は第2の選択期間毎に交互に印加し、かつ、連続する2選択期間毎に前記階調画素データに応じた電圧と黒データに応じた電圧とを極性及び順序を反転して印加することを特徴とする駆動方法・

【発明の詳細な説明】

$[0\ 0\ 0\ 1]$

【発明の属する技術分野】

この発明は、画像表示装置、該画像表示装置に用いられる信号線駆動回路及び 駆動方法に係り、特に、書き込まれた画素データが保持される表示素子(たとえ ば液晶など)を用いて動画像を表示する場合に用いて好適な画像表示装置、該画 像表示装置に用いられる信号線駆動回路及び駆動方法に関する。

[0002]

【従来の技術】

画像表示装置のうち、特に液晶表示装置(Liquid Crystal Display、以下、「LCD」という)は、近年では、大型化かつ高精細化が進み、また、パーソナルコンピュータやワードプロセッサなどのような静止画像を表示する装置のみでなく、テレビジョン(TV)などのような動画像を表示する装置にも用いられるようになっている。LCDは、CRT(Cathod Ray Tube)を備えたTVに比べて奥行きが薄く、占有面積が小さいため、今後一般家庭への普及率が高くなるものと予想される。

[0003]

この種の液晶表示装置は、従来では、たとえば図14に示すように、液晶パネル1と、信号線駆動回路2と、走査線駆動回路3とから構成されている。液晶パネル1は、信号線 X_i (i=1, 2, …, m、たとえば、 $m=640\times3$)と、走査線 Y_j (j=1, 2, …, n、たとえば、n=480)と、画素10 i_j とから構成されている。信号線 X_i は、該当する階調画素データ D_i に応じた電圧が印加される。走査線 Y_j は、設定された順序で走査信号 G_j が印加される。画素10 i_j は、信号線 X_i と走査線 Y_j との交差箇所に設けられ、TFT(Thin Film Transistor、薄膜トランジスタ)11 i_j と、画素容量12 i_j と、共通電極13とから

構成されている。ただし、画素容量 12_{ij} は、印加された階調画素データ D_i に 応じた電圧を保持する保持容量、及び同階調画素データ D_i に対応した階調の画素を表示する液晶を模式的に表したものである。信号線駆動回路 2 は、画像データ V D に基づいて階調画素データ D_i に応じた電圧を各信号線 X_i に印加する。走 査線駆動回路 3 は、走査信号 G_i を線順次で各走査線 Y_i に印加する。

[0004]

図15は、図14中の信号線駆動回路2の電気的構成を示す図である。

この信号線駆動回路2は、図15に示すように、シフトレジスタ部21と、データレジスタ部22と、ラッチ部23と、D/A(デジタル/アナログ)コンバータ部24と、出力バッファ部25とから構成されている。

[0005]

図16は、図15中のシフトレジスタ部21及びデータレジスタ部22の内部 構成を示す図である。

[0006]

図17は、図15中のラッチ部23、D/Aコンバータ部24及び出力バッファ部25の内部構成を示す図である。

同図17に示すように、ラッチ部23は、ラッチ回路(LAT)31 $_i$ (i=1, 2, …, m)と、マルチプレクサ(Multiplexer)32 $_k$ (k=1, 3, … , m-1)とから構成されている。D/Aコンバータ部24は、+側の階調画素データを出力するD/Aコンバータ(DAC+)33 $_e$ (e=1, 3, …, m-1

1)と、一側の階調画素データを出力するD/Aコンバータ(DAC-)33 $_f$ (f=2, 4, …, m)とから構成されている。出力バッファ部25は、出力アンプ34 $_i$ (i=1, 2, …, m)と、マルチプレクサ(Multiplexer)35 $_k$ (k=1, 3, …, m-1)とから構成されている。

[0007]

この信号線駆動回路 2 では、図18に示すように、スタートパルス信号 S T H がシフトレジスタ部 2 1 で水平方向クロック信号 H C K に同期してシフトされ、信号線 X_i と同数(すなわち、m)のラッチ信号 1 s 1 ,1 s 2 ,…,1 s m が順次生成されてデータレジスタ部 2 2 に送出される。一方、画像データ V D 中のデータ信号 D a t a $0\sim7$ がデータレジスタ部 2 2 に入力され、シフトレジスタ部 2 1 から送出されたラッチ信号 1 s 1 ,1 s 2 ,…,1 s m に基づいて信号線 X_i と同数に分離されて蓄積される。蓄積された画像データ V D は、液晶パネル 1 の信号線 X_i と同数(すなわち、1 の 階調画素データとしてラッチ部 1 3 に格納される。格納された階調画素データは、出力極性反転信号 1 P 1 C 上 基づいて選択されて出力タイミング信号 1 S T 1 B に基づいて出力され、1 D 1 A 1 S 1 で基準階調電圧 1 V 1 の 1 に基づいて液晶パネル 1 の 透過率特性に対応した 1 以 1 の 電圧に変換される。そして、出力バッファ部 1 5 で出力極性 反転信号 1 P 1 C L に基づいて 1 H 1 明 1 C 小 の 1 B に基づいて 1 H 1 H 1 C 下 の 1 B に基づいて 1 H 1 D の 1 C に 1 C に 1 D の 1 C に 1 C に 1 C に 1 D の 1 C に 1 D に 1 C に 1

[00008]

たとえば、図17中の1番左のラッチ回路(LAT)31 $_1$ に格納された階調画素データは、マルチプレクサ32 $_1$ でD/Aコンバータ(DAC+)33 $_1$ 又はD/Aコンバータ(DAC-)33 $_2$ へ選択的に送出され、さらに出力アンプ34 $_1$ 又は出力アンプ34 $_2$ を経てマルチプレクサ35 $_1$ で選択されて信号線X $_1$ へ階調画素データ D_1 として送出される。なお、ラッチ回路31 $_1$ に格納された階調画素データは、信号線X $_2$ へ送出されることはない。

[0009]

図14の液晶表示装置では、走査信号 G_j が線順次で各走査線 Y_j に印加され、

同走査信号 G_j によってオン状態となった $TFT11_{ij}$ を介して階調画素データ D_i に応じた電圧が画素容量 12_{ij} に印加されることにより、画像データVDに対応した画像が表示される。すなわち、図19に示すように、信号線駆動回路2から、偶数行と奇数行の信号線 X_i に異なる極性の階調画素データ D_i が出力され、また、走査線 Y_j は、走査線駆動回路3により、1フレーム期間中の選択期間(T0, T1, T2, …)に走査信号 G_j が線順次に印加される。そして、図20に示すように、各選択期間(T0, T1, T2, …)において、階調画素データ(①+、②-, …)が当該の画素(A, B, …)に書き込まれる。

[0010]

ところが、この液晶表示装置で動画像の表示を行う場合、現状では、残像現象などの画質劣化が発生するという問題点がある。この原因は、図21に示すように、液晶の応答速度が、たとえばTN(Twisted Nematic)型では数+msであり、17レーム期間(たとえば、1/60s)よりも遅い。このため、階調画素データ D_i の階調値が変化したとき、表示画像の階調は、17レーム期間では階調値の変化に追随できず、数7レーム期間を要する形で累積応答する。これが残像現象の一因と考えられている。

$[0\ 0\ 1\ 1]$

しかしながら、非特許文献1によれば、この残像現象は、液晶の応答速度のみに原因があるわけではなく、LCDにおける画像の表示方法に起因する。すなわち、CRTは、図22に示すように、1フレーム期間のうち、電子ビームが管面の蛍光体に当たった時点から数ミリ秒の間のみ階調して発光する。また、LCDでは、図23に示すように、画素データの書き込みが終わったときから次の書き込みに至るまで1フレーム期間に亘って表示光の階調しが保持される。このため、CRTで動画像を表示する場合、時間に対応した位置に表示対象物が瞬間的に表示されるので残像現象が発生しないが、LCDでは新たに画素データの書き込みが行われる直前まで1フレーム前の画素データが残るので、残像現象が発生する。

[0012]

この残像現象を解消するものして、特許文献1に記載された画像表示装置が提

案されている。

同画像表示装置では、ある画素行に対して階調画素データに応じた電圧が印加される一方、当該の画素行と複数行離れた画素行に黒データの電圧が順次印加される。このため、1フレーム期間中に黒データが挿入され、前に書き込まれている階調画素データがリセットされる。

[0013]

すなわち、図24に示すように、選択期間 t0において、走査線Y1に走査信 号G₁が印加されると、図25に示すように、画素Aに階調画素データ①(+) 及び画素Bに階調画素データ②(一)が書き込まれる。次に、選択期間t1にお いて、走査線 Y_k に走査信号 G_k が印加されると、図25に示すように、画素BL1に黒データ(+)及び画素BL2に黒データ(-)が書き込まれる。なお、図 24では、黒データの電圧は、液晶パネル1がノーマリホワイト型の場合のレベ ルで表示されている。液晶パネル1がノーマリブラック型であれば、黒データの 電圧は、ほぼVCOMのレベルとなる。選択期間 t 2 において、走査線Yゥに走 査信号 G_2 が印加されると、図25に示すように、画素Cに階調画素データ③(一)及び画素Dに階調画素データ④(+)が書き込まれる。選択期間t3におい て、走査線 Y_{k+1} に走査信号 G_{k+1} が印加されると、図25に示すように、画素BL3に黒データ(一)及び画素BL4に黒データ(+)が書き込まれる。選択期 間t4において、走査線Y3に走査信号G3が印加されると、図25に示すよう に、画素Eに階調画素データ⑤(+)及び画素Fに階調画素データ⑥(-)が書 き込まれる。このようにして、図26に示すように、黒画面表示領域がスキャン されることにより、残像現象が抑えられる。

[0014]

【特許文献1】

特開2000-122596 号公報(第1頁、図1)

【非特許文献1】

栗田泰市郎、"ホールド型ディスプレイにおける動画の画質劣化とその改善方法"、1999年電子情報通信学会総合大会予稿、電子情報通信学会、SC-8-1、P.207-208

[0015]

【発明が解決しようとする課題】

しかしながら、上記特許文献 1 に記載された画像表示装置では、次のような問題点があった。

すなわち、図24及び図25に示すような駆動方法により残像現象が解消されても、同装置における信号線駆動回路のコストの占める割合は依然として従来と同様に高いままであり、装置のコストの削減が強く求められている昨今の状況では、残像現象の解消と併せて信号線駆動回路のチップサイズを縮小することが重要な課題となっている。ところが、従来の信号線駆動回路は、液晶パネルの信号線と同数(m)の画素データを保持した後に各信号線へ同時に送出する構成となっているため、信号線の数によってチップサイズがほぼ決まっている。上記図24及び図25に示す駆動方法においても、信号線駆動回路は、液晶パネルの信号線と同数の画素データを保持した後に各信号線へ同時に送出し、この後、各信号線へ同時に黒データを送出する構成になっているため、チップサイズが縮小されないという問題点がある。

[0016]

この発明は、上述の事情に鑑みてなされたもので、動画像表示時の残像現象が 解消されると共に、信号線駆動回路の回路規模が縮小される画像表示装置、該画 像表示装置に用いられる信号線駆動回路及び駆動方法を提供することを目的とし ている。

$[0\ 0\ 1\ 7]$

【課題を解決するための手段】

上記課題を解決するために、請求項1記載の発明は、該当する階調画素データ 又は黒データに応じた電圧が印加される複数行の信号線、走査信号が印加される 複数列の走査線、及び前記各信号線と前記各走査線との交差箇所に設けられた複 数の画素を有する表示パネルを備え、前記各画素は、印加された当該の前記階調 画素データ又は黒データに応じた電圧を次の階調画素データ又は黒データに応じ た電圧が印加されるまで保持する表示素子を有する画像表示装置に係り、前記表 示パネルは、前記各走査線のうちの1つの走査線に前記走査信号が印加されたと

きに前記階調画素データ又は黒データに応じた電圧が前記表示素子に印加される 複数の第1の画素、及び前記各走査線のうちの連続する2つの走査線に前記走査 信号が印加されたときに前記階調画素データ又は黒データに応じた電圧が前記表 示素子に印加される複数の第2の画素を有し、前記各第1の画素と前記各第2の 画素とが行方向に1つずつ又は複数連続して交互に配置されると共に、列方向に 1つずつ交互に配置されてなる構成とされ、前記各走杳線のうちの連続する2つ の走査線を選択する第1の選択期間、及び前記連続する2つの走査線のうちの前 の走査線のみを選択する第2の選択期間が設定され、前記第1又は第2の選択期 間に前記各走査線を順次選択し、かつ、前記各走査線に対して、1フレーム期間 中に階調画素データ書き込み用の走査信号を印加する第1の順次走査、及び該第 1の順次走査で選択されている走査線から所定ライン離れた走査線に黒データ書 き込み用の第2の順次走査を行う走査線駆動回路と、画像データに基づいて1つ 又は複数の前記信号線毎に前記階調画素データに応じた電圧と黒データに応じた 電圧とを前記第1又は第2の選択期間毎に交互に出力し、かつ、連続する2選択 期間毎に前記階調画素データに応じた電圧と黒データに応じた電圧とを極性及び 順序を反転して出力する信号線駆動回路とが設けられていることを特徴としてい る。

$[0\ 0\ 1\ 8\]$

請求項2記載の発明は、請求項1記載の画像表示装置に係り、前記信号線駆動回路は、前記複数行の信号線の数の半数のラッチ回路を有し、前記画像データが前記ラッチ回路と同数に分離されて生成された画素データを蓄積するラッチ部と、前記複数行の信号線の数の半数のデジタル/アナログコンバータを有し、前記画素データを前記表示パネルの特性に合わせてデジタル/アナログ変換して正極性又は負極性の前記階調画素データを生成するデジタル/アナログコンバータ部と、前記黒データに応じた電圧を生成する黒電圧生成部と、前記複数行の信号線の数の半数の出力アンプを有し、正極性又は負極性の前記階調画素データを前記出力アンプを介して前記複数行の信号線のうちの該当する信号線に送出すると共に、正極性又は負極性の前記黒データに応じた電圧を該当する他の信号線に送出する出力バッファ部とが設けられていることを特徴としている。



請求項3記載の発明は、請求項1記載の画像表示装置に係り、前記表示パネル は、前記複数列の走査線のうちの最終列の走査線の次に設けられた1つの付加走 査線、該付加走査線を含む各走査線のうちの1つの走査線に前記走査信号が印加 されたときに前記階調画素データ又は黒データに応じた電圧が前記表示素子に印 加される複数の第1の画素、及び前記付加走査線を含む各走査線のうちの連続す る2つの走査線に前記走査信号が印加されたときに前記階調画素データ又は黒デ ータに応じた電圧が前記表示素子に印加される複数の第2の画素を有し、前記各 第1の画素と前記各第2の画素とが行方向に1つずつ又は複数連続して交互に配 置されると共に、列方向に1つずつ交互に配置されてなる構成とされ、前記走査 線駆動回路は、前記付加走査線を含む各走査線のうちの連続する2つの走査線を 選択する第1の選択期間、及び前記連続する2つの走査線のうちの前の走査線の みを選択する第2の選択期間が設定され、前記第1又は第2の選択期間に前記付 加走査線を含む各走査線を順次選択し、かつ、前記付加走査線を含む各走査線に 対して、1フレーム期間中に階調画素データ書き込み用の走査信号を印加する第 1の順次走査、及び該第1の順次走査で選択されている走査線から所定ライン離 れた走査線に黒データ書き込み用の第2の順次走査を行う構成とされていること を特徴としている。

[0020]

請求項4記載の発明は、請求項1又は3記載の画像表示装置に係り、前記第1 又は第2の画素は、前記走査信号に基づいてオン/オフ制御され、オン状態になったときに前記表示素子に前記階調画素データ又は黒データに応じた電圧を供給する薄膜トランジスタを備え、前記表示素子は、供給された前記階調画素データ又は黒データに応じた電圧を保持する保持容量と、該保持容量の2個の対向する電極の間に保持された液晶とから構成されていることを特徴としている。

[0021]

請求項5記載の発明は、信号線駆動回路に係り、該当する階調画素データ又は 黒データに応じた電圧が印加される複数行の信号線、走査信号が印加される複数 列の走査線、及び前記各信号線と前記各走査線との交差箇所に設けられた複数の

画素を有する表示パネルを備え、前記各画素は、当該の前記階調画素データ又は 黒データに応じた電圧が印加されてから次の階調画素データ又は黒データに応じ た電圧が印加されるまで保持する表示素子を有し、前記各走査線のうちの1つの 走査線に前記走査信号が印加されたときに前記階調画素データ又は黒データに応 じた電圧が前記表示素子に印加される複数の第1の画素、及び前記各走査線のう ちの連続する2つの走査線に前記走査信号が印加されたときに前記階調画素デー 夕又は黒データに応じた電圧が前記表示素子に印加される複数の第2の画素を有 し、前記各第1の画素と前記各第2の画素とが行方向に1つずつ又は複数連続し て交互に配置されると共に、列方向に1つずつ交互に配置されてなる表示パネル を有する画像表示装置に用いられ、前記複数行の信号線の数の半数のラッチ回路 を有し、前記画像データが前記ラッチ回路と同数に分離されて生成された画素デ ータを蓄積するラッチ部と、前記複数行の信号線の数の半数のデジタル/アナロ グコンバータを有し、前記画素データを前記表示パネルの特性に合わせてデジタ ル/アナログ変換して正極性又は負極性の前記階調画素データを生成するデジタ ル/アナログコンバータ部と、前記黒データに対応した電圧を生成する黒電圧生 成部と、前記複数行の信号線の数の半数の出力アンプを有し、正極性又は負極性 の前記階調画素データを前記出力アンプを介して前記複数行の信号線のうちの該 当する信号線に送出すると共に、正極性又は負極性の前記黒データに対応した電 圧を該当する他の信号線に送出する出力バッファ部とが設けられていることを特 徴としている。

[0022]

請求項6記載の発明は、該当する階調画素データ又は黒データに応じた電圧が 印加される複数行の信号線、走査信号が印加される複数列の走査線、及び前記各 信号線と前記各走査線との交差箇所に設けられた複数の画素を有する表示パネル を備え、前記各画素は、印加された当該の前記階調画素データ又は黒データに応 じた電圧を次の階調画素データ又は黒データに応じた電圧が印加されるまで保持 する表示素子を有する画像表示装置に用いられ、前記各走査線及び信号線を駆動 する駆動方法に係り、前記表示パネルに、前記各走査線のうちの1つの走査線に 前記走査信号が印加されたときに前記階調画素データ又は黒データに応じた電圧 が前記表示素子に印加される複数の第1の画素、及び前記各走査線のうちの連続する2つの走査線に前記走査信号が印加されたときに前記階調画素データ又は黒データに応じた電圧が前記表示素子に印加される複数の第2の画素を設け、前記各第1の画素と前記各第2の画素とを行方向に1つずつ又は複数連続して交互に配置すると共に、列方向に1つずつ交互に配置して構成しておき、前記各走査線のうちの連続する2つの走査線を選択する第1の選択期間、及び前記連続する2つの走査線のうちの前の走査線のみを選択する第2の選択期間を設定し、前記第1又は第2の選択期間に前記各走査線を順次選択し、かつ、前記各走査線に対して、1フレーム期間中に階調画素データ書き込み用の走査信号を印加する第1の順次走査、及び該第1の順次走査で選択されている走査線から所定ライン離れた走査線に黒データ書き込み用の第2の順次走査を行い、画像データに基づいて1つ又は複数の前記信号線毎に前記階調画素データに応じた電圧と黒データに応じた電圧と上黒データに応じた電圧と上黒データに応じた電圧とを極性及び順序を反転して印加することを特徴としている。

[0023]

【発明の実施の形態】

以下、図面を参照して、この発明の実施の形態について説明する。

第1の実施形態

図1は、この発明の第1の実施形態である画像表示装置の電気的構成を示す図である。

この形態の画像表示装置は、同図に示すように、液晶表示装置であり、液晶パネル41と、信号線駆動回路42と、走査線駆動回路43とから構成されている。液晶パネル41は、信号線 X_i (i=1, 2, …, m、たとえば、m=640 \times 3)と、走査線 Y_j (j=1, 2, …, n+1、たとえば、n=480)と、画素 50_{ij} とから構成されている。信号線 X_i は、該当する階調画素データ D_i 又は黒データに応じた電圧が印加される。走査線 Y_j は、走査信号 G_j が印加される。画素 50_{ij} は、信号線 X_i と走査線 Y_j との交差箇所に設けられ、 $TFT51_{ij}$ と、 $TFT52_{ij}$ と、画素容量 53_{ij} と、共通電極 54とから構成されている。

ただし、画素容量 53_{ij} は、印加された階調画素データ D_i 又は黒データを保持する保持容量、及び同保持容量の 2 個の対向する電極の間に保持された液晶を模式的に表したものである。

[0024]

[0025]

信号線駆動回路 42 は、図示しない信号処理回路から送出された画像データ V Dに基づいて階調画素データ D_i 又は黒データを各信号線 X_i に印加する。走査線 駆動回路 43 は、複数の論理回路などで構成され、設定された順序で走査信号 G_i を各走査線 Y_i に印加する。特に、この実施形態では、走査線駆動回路 43 は、走査線 Y_{n+1} を含む各走査線のうちの連続する 2 つの走査線を選択する第 1 の選 択期間、及び同連続する 2 つの走査線のうちの前の走査線のみを選択する第 2 の 選択期間が設定され、同第 1 又は第 2 の選択期間に走査線 Y_{n+1} を含む各走査線 を順次選択し、かつ、同走査線 Y_{n+1} を含む各走査線に対して、 1 フレーム期間 中に階調画素データ書き込み用の走査信号を印加する第 1 の順次走査、及び同第 1 の順次走査で選択されている走査線から所定ライン離れた走査線に黒データ書

き込み用の第2の順次走査を行う。

[0026]

図 2 は、図 1 の液晶表示装置の動作を説明するためのタイムチャート、及び図 3 が、1 フレーム期間内で液晶パネル 4 1 に階調画素データ D_i 及び黒データ B L が書き込まれる動作を説明する模式図である。

これらの図を参照して、この形態の画像表示装置に用いられる駆動方法について説明する。

この液晶表示装置では、図 2 に示すように、1 フレーム期間中に連続した 2 ラインの走査線 Y_j が選択される期間(第 1 の選択期間、 t 0 , t 2 , …)、及び、これらの連続した 2 ラインのうちの前ラインのみが選択される期間(第 2 の選択期間、 t 1 , t 3 , …)があり、同各走査線 Y_j は、走査線駆動回路 4 3 により、これらの 2 期間に順次走査される。また、各走査線 Y_j は、走査線駆動回路 4 3 により、1 フレーム期間中に階調画素データ書き込み用の順次走査(第 1 の順次走査)、及び黒データ書き込み用の順次走査(第 2 の順次走査)が行われる。また、画素データ書き込み用に選択されている走査線 Y_j と、黒データ書き込み用に選択されている走査線 Y_j と、黒データ書き込み用に選択されている走査線 Y_j と、、黒データ書き込み用に選択されている。

[0027]

また、各選択期間(t 0, t 1, t 2, \cdots)において、信号線駆動回路 4 2 から、信号線 X_i の1ライン毎に階調画素データ D_i と黒データBLとが交互に出力される。さらに、階調画素データ D_i と黒データBLとは、連続する 2 選択期間毎に極性と順序とが反転される。なお、図 2 では、黒データの電圧は、液晶パネル 4 1 がノーマリホワイト型の場合のレベルで表示されている。

[0028]

画素データ②(一)、及び画素BL1に黒データ(+)が書き込まれる。また、このとき、画素A、Cの画素データ①(+)、及び画素BL2、BL4の黒データ(一)が確定する。

[0029]

[0030]

図4は、図1中の信号線駆動回路42の構成図である。

この信号線駆動回路42は、同図4に示すように、シフトレジスタ部61と、 データレジスタ部62と、ラッチ部63と、D/Aコンバータ部64と、黒電圧 生成部65と、出力バッファ部66とから構成されている。

$[0\ 0\ 3\ 1]$

図5は、図4中のシフトレジスタ部61及びデータレジスタ部62の内部構成 を示す図である。

同図5に示すように、シフトレジスタ部61は、信号線 X_i の半数(すなわち m/2)のフリップフロップF1, F2, …, F(m/2)が直列接続されて構成され、水平方向クロック信号HCKに応じてスタートパルス信号STHをラッチして後段に順次シフトし、ラッチ信号1s1, 1s2, …, 1s(m/2) を 出力する。また、データレジスタ部62は、画像データVD中の各データ信号Data $0\sim7$ の数と信号線 X_i の半数(すなわ5m/2)とを掛け合わせた数の

ラッチ回路L1 (0), L1 (1), …, L1 (7), L2 (0), L2 (1), …, L2 (7), …, L (m/2) (0), L (m/2) (1), …, L (m/2) (7) で構成され、ラッチ信号Is1, Is2, …, Is (m/2) に応じて各データ信号Data0~7をラッチする。

[0032]

図 6 は、図 4 中のラッチ部 6 3 、 D / A コンバータ部 6 4 及び出力バッファ部 6 6 の内部構成を示す図である。

[0033]

[0034]

この場合、データセレクト信号DSLが低レベル(以下、"L"という)のとき、信号線 X_i のうちの奇数行目の信号線が選択され、出力タイミング信号STBに基づいて階調画素データ D_1 , D_3 ,…, D_{m-1} が送出されると共に、偶数行目の信号線に黒データが送出される。また、データセレクト信号DSLが高レベル(以下、"H"という)のとき、信号線 X_i のうちの偶数行目の信号線が選択され、出力タイミング信号STBに基づいて階調画素データ D_2 , D_4 ,…, D_m が送出されると共に、奇数行目の信号線に黒データが送出される。このようにして、1水平期間の階調画素データ D_i (i=1, 2, …,m)又は黒データが出力される。

[0035]

以上のように、この第1の実施形態では、信号線駆動回路42は、信号線 X_i の数の半数のラッチ回路7 1_k を有するラッチ部63と、信号線 X_i の数の半数の D/Aコンバータ7 2_e を有するD/Aコンバータ部64と、同D/Aコンバータ部64から送出される階調画素データを該当する信号線 X_i に送出する出力バッファ部66とを備えているので、チップサイズが縮小されると共に、液晶表示装置に用いる場合、動画像表示時の残像現象が解消される。また、信号線駆動回路42の中で消費電力が最も多いとされる出力アンプ7 3_k (k=1, 3, …,

m-1)が信号線 X_i ($i=1,\ 2,\ \cdots,\ m$)の半数になるため、装置全体の消費電力が低減される。

[0036]

第2の実施形態

図8は、この発明の第2の実施形態である画像表示装置の電気的構成を示す図であり、第1の実施形態を示す図1中の要素と共通の要素には共通の符号が付されている。

この形態の画像表示装置では、図8に示すように、図1中の液晶パネル41及び信号線駆動回路42に代えて、異なる構成の液晶パネル81及び信号線駆動回路82が設けられている。液晶パネル81は、信号線 X_i (i=1, 2, ..., m、たとえば、 $m=640\times3$)と、走査線 Y_j (j=1, 2, ..., n+1、たとえば、n=480)と、画素90ijとから構成されている。画素90ijは、信号線 X_i と走査線 Y_j との交差箇所に設けられ、 $TFT91_{ij}$ と、 $TFT92_{ij}$ と、画素容量93ijと、共通電極94とから構成されている。ここで、画素90ijは、図1中の画素50ijと同様に、複数の第1及び第2の画素から構成され、各第1の画素と各第2の画素とが列方向に1つずつ交互に配置されているが、各第1の画素と各第2の画素とが行方向にそれぞれ2つずつ連続して交互に配置されている点が異なっている。信号線駆動回路82は、画像データVDに基づいて階調画素データ D_i 又は黒データを各信号線 X_i に印加する。他は、図1と同様の構成である。

[0037]

図9は、図8の液晶表示装置の動作を説明するためのタイムチャート、及び図10が、1フレーム期間内で液晶パネル81に階調画素データ D_i 及び黒データBLが書き込まれる動作を説明する模式図である。

これらの図を参照して、この形態の画像表示装置に用いられる駆動方法について説明する。

この形態の駆動方法では、走査線駆動回路 43 は、第1 の実施形態と同様の動作を行う。また、各選択期間(t 0, t 1, t 2, …)において、信号線駆動回路 82 から、信号線 X_i の 2 ライン毎に階調画素データ D_i と黒データ B L とが交

互に出力される。また、階調画素データ D_i と黒データBLとは、連続する2選択期間毎に極性と順序とが反転される。

[0038]

[0039]

[0040]

このとき、画素 G, Lの画素データ⑦ (-)、画素 H, Mの画素データ(-) 、画素 B L 5, B L 9 の黒データ(-) 、及び画素 B L 6, B L 1 0 の黒データ(+) が確定する。この後、同様の動作が順次繰り返され、残像現象が改善される。

[0041]

図11は、図8中の信号線駆動回路82の構成図であり、図4中の要素と共通の要素には共通の符号が付されている。

この信号線駆動回路82では、同図11に示すように、図4中のラッチ部63 、D/Aコンバータ部64及び出力バッファ部66に代えて、異なる構成のラッチ部103、D/Aコンバータ部104及び出力バッファ部106が設けられている。

[0042]

図12は、図11中のラッチ部103、D/Aコンバータ部104及び出力バッファ部106の内部構成を示す図である。

同図12に示すように、ラッチ部103は、信号線 X_i の数の半数のラッチ回路(LAT)11k(k=1, 2, 5, 6, …, m-3, m-2)と、マルチプレクサ(Multiplexer)112 $_e$ (e=1, 5, …, m-3)とから構成され、画像データVDが同ラッチ回路11kと同数に分離されて生成された画素データを蓄積すると共に、マルチプレクサ112 $_e$ を介して出力する。D/Aコンバータ部104 は、信号線 X_i の数の半数のD/Aコンバータ(DAC+)113 $_e$ (e=1, 5, …, m-3)及びD/Aコンバータ(DAC-)113 $_f$ (f=2, 6, …, m-2)から構成され、ラッチ部103から出力される画素データを液晶パネル81の特性に合わせてデジタル/アナログ変換して階調画素データ(+/-)を生成する。出力バッファ部106は、信号線 X_i の数の半数の出力アンプ114 $_k$ (k=1, 2, 5, 6, …, m-3) と、マルチプレクサ(Multiplexer)115 $_e$ (e=1, 5, …, m-3)と、黒書き込み用アンプ116, 117とから構成され、前記階調画素データを出力アンプ114 $_k$

17及びマルチプレクサ115eを介して該当する他の信号線Xiに送出する。

[0043]

この信号線駆動回路82では、図13に示すように、スタートパルス信号ST Hがシフトレジスタ部61で水平方向クロック信号HCKに同期してシフトされ 、信号線Xiの半数のラッチ信号 Is 1, Is 2, …, Is (m/2) が順次生 成されてデータレジスタ部62に送出される。一方、画像データVD中のデータ 信号Data0~7がデータレジスタ部62に入力され、シフトレジスタ部61 から送出されたラッチ信号 ls1, ls2, …, ls(m/2) に基づいて信号 線Xiの半数に分離されて蓄積される。蓄積された画像データVDは、信号線Xi の半数の階調画素データとしてラッチ部103に格納される。格納された階調画 素データは、出力極性反転信号POLに基づいて選択されて出力タイミング信号 STBに基づいて出力され、D/Aコンバータ部104で基準階調電圧V0~V 9に基づいて液晶パネル81の透過率特性に対応した+側又は-側の電圧の階調 画素データに変換される。そして、出力極性反転信号POLに基づいて+側又は -側の階調画素データが選択され、出力バッファ部106で出力極性反転信号P OLに基づいて+側の階調画素データ、-側の階調画素データ、+側の黒データ 、又は-側の黒データが選択される。選択された各データは、送出される信号線 X;がデータセレクト信号DSLに基づいて選択される。

[0044]

この場合、データセレクト信号DSLが"L"のとき、信号線 X_i のうちの信号線 X_1 , X_2 , X_5 , …, X_{m-2} が選択され、出力タイミング信号STBに基づいて階調画素データD $_1$, D $_2$, D $_5$, …, D $_{m-2}$ が送出されると共に、他の信号線に黒データが送出される。また、データセレクト信号DSLが"H"のとき、信号線 X_i のうちの信号線 X_3 , X_4 , X_7 , …, X_m が選択され、出力タイミング信号STBに基づいて階調画素データD $_3$, D $_4$, D $_7$, …, D $_m$ が送出されると共に、他の信号線に黒データが送出される。このようにして、1 水平期間(1 H期間)の階調画素データD $_i$ (i=1, 2, …, m)又は黒データが出力される。

[0045]

以上のように、この第2の実施形態では、図12中のD/Aコンバータ部104が、D/Aコンバータ(DAC+)113 $_{\rm e}$ ($_{\rm e}$ = 1,5,…, $_{\rm m}$ - 3)と、一側のD/Aコンバータ(DAC-)113 $_{\rm f}$ ($_{\rm f}$ = 2,6,…, $_{\rm m}$ - 2)とから構成され、図6中のD/Aコンバータ部64の半分の回路規模となるため、第1の実施形態の利点に加え、さらに回路規模が縮小されてコスト及び消費電力が低減される。

[0046]

以上、この発明の実施形態を図面により詳述してきたが、具体的な構成はこの 実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変 更などがあっても、この発明に含まれる。

たとえば、各実施形態では、黒データの電圧は、液晶パネル41,81がノーマリホワイト型の場合のレベルで表示されているが、ノーマリブラック型の場合では、黒データの電圧は、ほぼVCOMのレベルとなる。また、第1の画素は、ゲート電極が同一の走査線に接続された2つのTFT51 $_{ij}$,52 $_{ij}$ を有しているが、これらの直列接続された2つのTFT51 $_{ij}$,52 $_{ij}$ を有しているが、これらの直列接続された2つのTFTと同一のオン抵抗を有する1つのTFTを用いても良い。また、第2の実施形態を示す図8中の液晶パネル81では、各第1の画素と各第2の画素とが行方向にそれぞれ2つずつ連続して交互に配置されているが、たとえば、3つずつ連続しているものでも良い。また、液晶パネル41,81では、走査線 $_{ij}$ が従来の図14中の液晶パネル1と比較して1本増加しているが、増加していなくても、上記実施形態とほぼ同様の作用、効果が得られる。また、各実施形態では、液晶表示装置を例にして説明したが、この発明は、印加された階調画素データ又は黒データに応じた電圧を次の階調画素データ又は黒データに応じた電圧が印加されるまで保持する表示素子を有する画像表示装置全般に適用できる。

[0047]

【発明の効果】

以上説明したように、この発明の構成によれば、信号線駆動回路は、複数行の信号線の数の半数のラッチ回路を有するラッチ部と、複数行の信号線の数の半数のD/Aコンバータを有するD/Aコンバータ部と、同D/Aコンバータ部から

送出される階調画素データを該当する信号線に送出する出力バッファ部とを備えているので、回路規模を縮小できて消費電力を低減できると共に、印加された階調画素データ又は黒データに応じた電圧を次の階調画素データ又は黒データが印加されるまで保持する表示素子を有する画像表示装置に用いる場合、動画像表示時の残像現象を解消できる。

[0048]

また、従来では、各信号線に同時に階調画素データに応じた電圧を印加し、その後、同各信号線に同時に黒データに応じた電圧を印加していたのに対し、この発明では、半分の信号線に階調画素データに応じた電圧を印加し、残りの半分の信号線に黒データに応じた電圧を印加するようにしたので、信号線駆動回路の出力バッファ部の回路規模を半分にすることができ、チップサイズの縮小が可能となる。また、出力バッファ部は、信号線駆動回路の中で消費電力が最も多いため、回路規模が半分になれば、装置全体の消費電力を低減できる。

【図面の簡単な説明】

【図1】

この発明の第1の実施形態である画像表示装置の電気的構成を示す図である。

【図2】

図1の液晶表示装置の動作を説明するためのタイムチャートである。

【図3】

1フレーム期間内で液晶パネル 4 1 に階調画素データ D_i 及び黒データ B L が 印加される動作を説明する模式図である。

【図4】

図1中の信号線駆動回路42の構成図である。

【図5】

図4中のシフトレジスタ部61及びデータレジスタ部62の内部構成を示す図である。

図6】

図4中のラッチ部63、D/Aコンバータ部64及び出力バッファ部66の内部構成を示す図である。

【図7】

信号線駆動回路42の動作を説明するためのタイムチャートである。

【図8】

この発明の第2の実施形態である画像表示装置の電気的構成を示す図である。

【図9】

図8の液晶表示装置の動作を説明するためのタイムチャートである。

【図10】

1フレーム期間内で液晶パネル81に階調画素データD_i及び黒データBLが 印加される動作を説明する模式図である。

【図11】

図8中の信号線駆動回路82の構成図である。

【図12】

図11中のラッチ部103、D/Aコンバータ部104及び出力バッファ部106の内部構成を示す図である。

【図13】

信号線駆動回路82の動作を説明するためのタイムチャートである。

【図14】

従来の画像表示装置の電気的構成を示す図である。

【図15】

図14中の信号線駆動回路2の電気的構成を示す図である。

【図16】

図15中のシフトレジスタ部21及びデータレジスタ部22の内部構成を示す 図である。

【図17】

図15中のラッチ部23、D/Aコンバータ部24及び出力バッファ部25の電気的構成を示す図である。

【図18】

信号線駆動回路2の動作を説明するためのタイムチャートである。

【図19】

図14の液晶表示装置の動作を説明するためのタイムチャートである。

【図20】

図14の液晶表示装置の動作を説明する図である。

【図21】

液晶表示装置の問題点を説明する図である。

【図22】

CRTにおける画像の表示方法を説明する図である。

【図23】

LCDにおける画像の表示方法を説明する図である。

【図24】

特許文献1に記載された画像表示装置の動作を説明する図である。

【図25】

特許文献1に記載された画像表示装置の動作を説明する図である。

【図26】

特許文献1に記載された画像表示装置の動作を説明する図である。

【符号の説明】

41,81 液晶パネル (表示パネル)

42,82 信号線駆動回路

43 走査線駆動回路

50_{ii}, 90_{ii} 画素

51_{ii}, 52_{ii}, 91_{ii}, 92_{ii} TFT (薄膜トランジスタ)

5 3 i i , 9 3 i i 画素容量 (表示素子)

X_i 信号線

Y j 走査線

 Y_{n+1} 走査線(付加走査線)

63,103 ラッチ部


64,104 D/Aコンバータ部

65 黒電圧生成部

66,106 出力バッファ部




【書類名】 図面【図1】






【図2】




*kは偶数


【図3】 ⊕+ ⊕+ **■ ⊚** I || || t3 ଡ । 黒ー 畔十 $\widehat{\mathrm{BL2}}$ ⊕+ ⊕+ ⊕+ **⊚** I 黒し **t**2 **#** | Θ + 畔 | **毗**+ $\widehat{\mathrm{BL}2}$ BL4 (O) 黒ー 黒し tl Θ + 畔+ BL4 雕! t0 Θ+ 0+

【図4】







【図6】




【図7】









【図9】




【図10】



書き込まれる画素




【図12】




【図13】 1H期間 出力タイジグ、STB一 信号 データセレ外 DSL一 信号 水平方向 HCKT かッ信号 HCKT 階調画素 Di ∠ データ ls2 -スタートパルスSTH-信号 ls1 ls3 ナジナー信号


【図14】




【図15】




【図16】




【図17】




【図18】



【図19】



【図20】




【図21】


1フレーム期間より応答速度が遅い (TN液晶:数+ms)




数フレーム期間で応答が終了 (累積応答)




[図22]




【図23】




【図24】



【図25】



【図26】



【書類名】 要約書

【要約】

【課題】 画像表示装置における動画像表示時の残像現象をなくし、かつ内部回路の規模を縮小する。

【選択図】 図3



特願2003-086569

出願人履歴情報

識別番号

[302062931]

1. 変更年月日

2002年11月 1日

[変更理由]

新規登録

住 所

神奈川県川崎市中原区下沼部1753番地

氏 名

NECエレクトロニクス株式会社